雷达信号处理在FPGA中的IP核设计与实现

摘要

随着雷达信号处理技术的不断发展，通用化、系统化、模块化的设计标准日益受到人们的重视，而FPGA和可复用IP核技术的发展使之成为可能。文中从三个方面进行IP内核的开发，一是采用硬件描述语言实现雷达信号处理IP核设计；二是在SOPC设计思想的指导下，结合FPGA中提供的嵌入式处理器PowerPC，实现小型实时信号处理单元的设计；三是利用Xilinx公司推出的System Generator工具集，实现DDS模块设计。其中重点是对雷达信号处理IP核的设计。
　　 结合脉冲压缩多普勒雷达信号处理流程，文中主要对自适应波束形成、数字下变频和脉冲压缩三种雷达信号处理算法进行IP核设计。自适应波束形成模块采用浮点脉动阵结构实现，该结构从两个方面进行设计，一方面是自定义浮点格式及该格式下的浮点运算单元的设计；另一方面是对现有脉动阵结构的优化改进，并在硬件上进行了实现。
　　 结合项目需求，文中采用低通滤波法设计了数字下变频模块，提出了采用RAM资源设计的滤波器实现方法；并分别在时域和频域对脉冲压缩算法进行了仿真和实现。

目录

文摘

英文文摘

声明

第一章绪论

1.1科学意义及应用前景

1.2研究背景

1.2.1雷达信号处理及其发展趋势

1.2.2 FPGA在信号处理领域的优势

1.2.3 IP技术及其设计流程

1.3内容安排

第二章雷达信号处理常用算法描述

2.1常用运算类型

2.2数字波束形成

2.2.1阵列信号处理理论及模型

2.2.2自适应波束形成

2.2.3最优波束形成原理

2.2.4自适应旁瓣相消原理

2.3数字下变频

2.3.1数字下变频基本原理

2.3.2数字下变频的基本方法

2.4脉冲压缩

2.4.1脉冲压缩的原理

2.4.2旁瓣抑制方法

2.4.3脉冲压缩的实现

2.5本章小结

第三章自适应权递推算法及其Systolic阵的FPGA实现

3.1基于最小二乘法的QR分解及其脉动阵结构

3.1.1 QR_RLS算法

3.1.2脉动阵结构

3.1.3脉动阵结构实现过程中存在的问题

3.2脉动阵的具体实现及相关问题解决

3.2.1浮点运算单元的实现

3.2.2脉动阵结构的改进

3.2.3脉动阵的硬件实现

3.3本章小结

第四章数字下变频和脉冲压缩IP核设计

4.1数字下变频IP模块的设计

4.1.1低通滤波法实现

4.1.2多相滤波法实现

4.2脉冲压缩IP模块的设计

4.2.1时域脉冲压缩方法

4.2.2频域加权方法

4.3本章小结

第五章基于PowerPC的IP设计及实现

5.1 SOPC技术及PowerPC硬核介绍

5.2基于PowerPC的硬件设计

5.2.1系统任务及硬件设计

5.2.2系统软件设计

5.2.3控制器的实验结果

5.2.4结论

5.3 Linux在PowerPC上的移植

5.3.1系统设计总述

5.3.2搭建硬件平台及软件平台设置

5.3.3嵌入式Linux系统构建

5.3.4具体应用及结论

5.4基于System Generator的DDS开发

5.4.1 System Generator介绍

5.4.2 DDS工作原理

5.4.3 DDS的实现

5.5本章小结

结束语

致 谢

参考文献

作者在读期间的研究成果