Spinal码译码器实现方法的研究

摘要

在无线通信领域，人们越来越重视提高信息传输的可靠性与高效性，无线通信的相关技术正处于快速发展阶段。无速率编码方式的提出为无线通信的研究提供了一个崭新的方向。无速率码在进行信息传输时，可以根据信道的状态自动调整码率。无速率编码技术拥有可靠、快速和高效等诸多优点。Spinal码就是一种可以适用于无线通信环境的无速率码。 Spinal码利用哈希函数，能够产生尽可能无穷长度的伪随机序列，其编码结构比较简单。而且无速率Spinal码可以自适应信道的具体状态，拥有优良的速率性能。在加性高斯白噪声（Additive White Gaussian Noise，AWGN）信道与二进制对称信道（Binary Symmetric Channel，BSC）下，Spinal码可以获得接近信道容量限的速率性能。本文主要研究Spinal码译码器的实现方法，首先完成了Spinal码编码算法的FPGA实现，然后完成了Bubble译码算法和前向堆栈译码（Forword Stack Decoding，FSD）算法的FPGA实现。 在传统的Bubble译码器中，路径选择网络结构采用的是双调排序算法来实现节点的删减。为了提高Spinal码Bubble译码器的吞吐率和降低占用的硬件资源，本文针对Bubble译码器中的路径选择网络给出了一种优化方法—合并选择，提出了一种基于合并选择方式的路径选择方法，同时设计实现了两种不同的路径选择网络结构（合并选择网络结构和双调合并网络结构）。所设计的结构能够有效地避免双调排序算法带来的较大时延的问题，提高译码速度。在AWGN信道下，与传统的Bubble译码器相比，基于合并选择网络结构的Bubble译码器不仅减少了硬件资源的占用量，还可提高译码速度，吞吐率可以达到19.6Mbps；基于双调合并网络结构的Bubble译码器译码速度更高，吞吐率可以达到21.0Mbps。 FSD算法作为Spinal码的另一种译码方法，不仅可以获得优良的速率与误比特率性能，而且具有比Bubble译码算法更低的计算复杂度。本文将堆栈-桶式算法应用到Spinal码FSD算法的FPGA实现过程中，提出了一种基于堆栈-桶式算法的FSD算法FPGA实现方法。结合Bubble译码算法的FPGA实现过程，本文完成了Spinal码FSD算法的FPGA实现。在AWGN信道下，前向堆栈译码器占用的硬件资源少，译码速度高，吞吐率可以达到25.2Mbps。

目录

第一个书签之前