新型纳米无结场效应晶体管研究

摘要

随着传统晶体管特征尺寸进一步缩小，形成超陡源漏pn结要求极高的掺杂浓度梯度以及极低的热预算，这对半导体工艺技术带来很大挑战。因此无结（JL:Junctionless）晶体管被提出并受到广泛研究。JL晶体管整个沟道区和源漏区具有相同的掺杂类型和浓度，不需要在源漏区形成pn结，因此大大简化了生产工艺，降低了热预算。为了深入研究JL晶体管，建立解析模型是一种重要的方法。基于电势、阈值电压、亚阈值电流和亚阈值摆幅解析模型的研究有助于深入理解无结纳米晶体管的物理机理，并为性能优化提供理论依据。 论文分别研究了两种导电机制的JL晶体管，一是传统的载流子热注入方式的JL MOSFET；二是基于载流子带间隧穿的无结隧穿场效应晶体管（JLTFET:JL Tunneling Field-Effect Transistors）。针对JL MOSFET和JLTFET，本文分别建立了电势、阈值电压、亚阈值电流和亚阈值摆幅解析模型。在解析模型基础上详细分析了对称异质栅(DMG:Dual-Material-Gate)、非对称DMG和高介电常数栅介质对JL MOSFET的影响，以及DMG、异质栅介质(HGD:Htero-Gate-Dielectric)对JLTFET的作用。另外，通过解析模型结果与TCAD仿真结果对比，验证了所提出解析模型的准确性。 首先，为了抑制漏致势垒降低效应(DIBL:Drain-Induced-Barrier-Lowing)，同时提高载流子在沟道中的输运效率，本文提出了一种新结构的JL MOSFET—无结异质双栅(JLDMDG:JL Dual-Material Double-Gate)MOSFET。通过求解泊松方程得到沟道电势解析模型，再以二维沟道电势模型为基础，结合漂移扩散方程得出亚阈值漏电流模型。另外，通过利用中心势来定义阈值电压，可以建立阈值电压解析模型。模型结果表明，JLDMDG MOSFET的台阶电势分布屏蔽了漏端电压变化对靠近远端处的沟道电势的影响，可以有效抑制DIBL。JLDMDG MOSFET的沟道中心电场存在两个峰值，导电载流子在从源端到漏端的运动过程中可以获得两次加速，有助于提高载流子的输运效率，进而提高器件的电流驱动力。通过对比不同栅长比例的JLDMDG MOSFET和传统无结双栅(JLSMDG:JL Single-Material Double-Gate)MOSFET发现，栅长比例为1∶2的JLDMDG MOSFET的DIBL比JLSMDG MOSFET低0.15V。通过对比不同栅长比例的JLDMDG MOSFET得出，栅长比例为2∶1的JLDMDG MOSFET比栅长比例为1:2的JLDMDG MOSFET的DIBL高0.05V，阈值电压滚降低0.12V，亚阈值摆幅低42mV/dec。本文所建立的亚阈值电流和阈值电压模型对分析无结器件的短沟道亚阈值特性有重要的指导作用和借鉴意义。 其次，考虑到在实际工艺中，实现完全对称的双栅结构是非常困难的。并且已经有研究表明，双栅结构的不对称性不仅不会影响器件的性能，相反还会提高器件的特性和设计灵活性。因此，很有必要研究控制栅和屏蔽栅长度比例不对称对无结异质双栅MOSFET的影响。在此背景下提出了不对称异质双栅(ADMDG∶Asymmetric DMDG)JL MOSFET结构，还包含了Hf O2/SiO2栅介质对ADMDG MOSFET的影响。首先，利用合适的边界条件求解沟道二维泊松方程，得到电势模型，再以二维沟道电势模型为基础，结合漂移扩散方程得出亚阈值漏电流模型。然后，通过利用中心势来定义阈值电压，建立阈值电压解析模型。研究结果表明，不对称双栅结构在不大量增加工艺步骤和复杂度的基础上，可以增加其设计灵活度，同时明显提高MOSFET器件的电学特性，包括亚阈值摆幅降低40mV/dec，DIBL降低0.05V，以及亚阈值电流降低4个数量级左右。另外，在不增加栅的个数的前提下，实现类似于三异质栅的沟道电势和电场分布。从而提高载流子的输运效率和电流驱动能力。 为了降低无结器件的亚阈值摆幅，最后本文研究了一种新的导电机制的无结器件—JLTFET。JLTFET的工作原理是基于量子效应实现载流子的带间隧穿，亚阈值摆幅能够突破60mV/dec的限制。由于JLTFET面临导通电流低和双极效应这两个问题，本文提出了一种新的JLTFET结构—异质栅异质栅介质（DMDG-HGD：Dual-Material Double-Gate Hetero-Gate-Dielectric）JLTFET。并且详细对比了DMDG-HGD JLTFET与传统的JLTFET、DMG JLTFET和HGD JLTFET各个状态下的能带图(包括导通状态，关断状态和双极状态)、电场分布和转移特性曲线。结果表明，HGD结构靠近源端处更加陡峭的能带变化有助于减小隧穿势垒宽度，增加隧穿结附近横向电场值约1.2倍，提高隧穿几率，从而提高开态电流2个数量级左右。DMG结构靠近漏端处采用的低功函数栅材料能够有效降低沟道-漏结处的隧穿几率。TFET在反向栅电压作用下在沟道-漏结处发生隧穿电流的现象称为双极效应。所以采用DMG可以抑制双极电流约3个数量级。 本文所提出的新结构JL纳米场效应晶体管以及建立的解析模型，为之后JL纳米场效应晶体管的研究奠定了坚实了理论基础，也为其性能优化提供了有力的指导和方向。

目录

第一个书签之前

摘要

ABSTRACT

插图索引

表格索引

符号对照表