数字电视系统中改进算法的RS编译码器设计及其FPGA实现

摘要

中国的数字电视产业借着北京奥运会的东风，得到了突飞猛进的发展。本课题正是来源于符合国家数字电视DVB-C标准的QAM调制器项目。 RS（Reed-Solomon）码是差错控制领域中一类重要的线性分组码。由于RS码具有同时纠正突发错误和随机差错的能力，且纠正突发错误更有效，因而被广泛应用于各种差错控制方案中。国家数字电视DVB-C标准中QAM调制器采用了RS（204，188）编码。 本文结合一种新的常系数伽勒华域乘法器，设计完成了一种具有高速、低复杂度特点的RS编码改进算法，该算法可减少逻辑单元，降低系统的开销，且易移植到其它码长的RS编码中。通过下载到Xilinx公司的Spartan-3E系列器件中进行硬件测试，验证了该设计功能正确并给出了波形图。为方便后续QAM解调器相关工作的开展，本文还设计了一种基于BM迭代算法的RS解码器并由FPGA实现。 本文完成的工作主要有： 1．介绍了RS编码的数学基础，完成了对RS编码理论的数学推导。 2．给出了RS编码中核心器件伽罗华域乘法器的常规设计方式。 3．提出了一种新型的伽罗华域乘法器并结合它完成了改进算法的RS编码器设计，该设计简化了硬件电路，降低了系统的开销。并通过了时序仿真及硬件验证。 4．介绍了BM迭代算法原理，设计了基于BM迭代算法的RS译码器并由FPGA实现，通过了功能仿真，得到了RTL电路图。

目录

文摘

英文文摘

论文说明：符号说明

声明

第一章绪论

1.1数字电视技术的发展背景

1.2国内有线数字电视发展现状

1.3 RS码简介

1.4课题研究的来源、背景及意义

第二章RS码理论

2.1信道编码技术概述

2.2信号处理的实现

2.3纠错码理论

2.4 RS码数学模型

2.4.1 RS编码的基本概念

2.4.2 RS码的构成

2.4.3码生成多项式

2.5本章小结

第三章FPGA技术及其应用

3.1信号处理的硬件实现方式比较

3.2 FPGA设计流程

3.3 FPGA的三种开发流程介绍

3.3.1使用硬件描述语言

3.3.2调用IP核

3.3.3使用System Generator进行图形化设计

3.3.4 FPGA技术发展趋势

3.4开发工具ISE简介

3.5本章小结

第四章伽罗华域乘法器设计

4.1理论算法

4.2基于弱对偶基的有限域比特并行乘法器建模

4.3本章小结

第五章RS编码器设计及实现

5.1改进的常系数伽勒华域乘法器

5.2基于FPGA的RS编码

5.3仿真及测试验证

5.4本章小结

第六章RS译码器设计及实现

6.1概述

6.2从码多项式R(x)计算伴随多项式S(x)

6.3计算错误位置多项式σ(x)

6.4对σ(x)“钱搜索”验根

6.5 Forney算法模块

6.6本章小结

第七章结论

附录

参考文献

致 谢

攻读学位期间发表的学术论文目录