首页> 中文学位 >基于FPGA的高性能加解密系统的设计与实现
【6h】

基于FPGA的高性能加解密系统的设计与实现

代理获取

目录

文摘

英文文摘

第1章 绪论

1.1 研究背景

1.2 加密技术简介及发展现状

1.3 FPGA在嵌入式应用中的优点

1.4 课题来源及意义

1.5 论文研究内容及组织结构

第2章 系统相关关键技术研究

2.1 混沌与混沌系统

2.1.1 混沌的基本概念

2.1.2 混沌的特征

2.1.3 混沌系统的判别

2.2 混沌原理在密码学中的应用

2.2.1 混沌理论与密码学的联系

2.2.2 混沌加密技术的分析比较

2.3 Shuffle-Exchange网络结构及原理

2.4 FPGA的基本原理

2.5 本章小结

第3章 系统的总体设计方案

3.1 银行综合业务处理系统中安全性问题

3.2 系统的总体设计

3.2.1 系统的硬件设计方案

3.2.2 系统的软件设计方案

3.3 系统的硬件选型

3.4 混沌加密算法的确立

3.4.1 混沌加密中有限精度的问题

3.4.2 现有加密方案分析

3.4.3 本系统加密方案的设计

3.5 本章小结

第4章 系统的具体实现

4.1 FPGA上核心硬件电路的设计实现

4.1.1 SE网络硬件电路实现

4.1.2 加密算法模块的实现

4.1.3 时序控制相关部分的实现

4.2 硬件平台上其他模块的构建实现

4.2.1 其他硬件模块的总体结构

4.2.2 VGA显示接口模块的实现

4.2.3 GPIO单元的实现

4.3 软件相关部分的设计实现

4.3.1 SE网络的控制

4.3.2 加解密相关的控制

4.3.3 网络通信的实现

4.4 本章小结

第5章 系统的验证与测试

5.1 硬件电路模块的仿真验证

5.1.1 加密模块功能仿真

5.1.2 SE网络功能仿真

5.1.3 时序控制功能仿真

5.2 验证平台的构建

5.3 集成测试与性能分析

第6章 总结和展望

6.1 总结

6.2 未来的工作及展望

参考文献

致谢

攻读硕士期间参加的项目

展开▼

摘要

随着计算机技术的发展,金融领域业务处理已向电子化全面展开,网络通信中的数据安全问题尤为重要。目前金融行业实现了集中式综合业务处理系统,其基本架构是将银行数据主机、综合前置机以及各种银行终端设备通过网络连接起来进行数据和控制信息交换。与软件加密相比,硬件加密具有更好的防范攻击的能力;另一方面,金融系统的通信业务具有很高的实时要求,硬件实现能够提供远高于软件的处理性能。因此该类系统常采用硬件实现加密的方案。
   传统硬件实现主要采用专用集成电路,其问题是设计成本高,系统扩展性差。日渐流行的FPGA器件具有可重复编程、高速处理和高度集成等特点,采用FPGA实现的加解密系统可在保证加解密性能的同时提供更好的可扩展性和通用性。因此,本文设计实现了一个基于FPGA的高性能数据加解密系统。该系统设计了8个独立的加解密单元,实现了系统的并行处理。数据I/O子系统采用多级Shuffle-Exehange网络,解决了输入数据通道因复用要求而造成访问冲突的问题。该系统以混沌加密算法为核心,利用其非周期、连续宽频带、类噪声和长期不可预测等特点提供更高的保密性。
   论文首先介绍了混沌加密、Shuffle-Exchange网络、FPGA等相关知识,结合应用背景给出了系统总体设计方案,并根据对各种混沌加密算法的分析对比确立了本系统采用的混沌加密算法。然后论文阐述了系统的具体实现,包括SE网络与混沌加密算法的硬件电路实现,与流水线相关的时序控制,其他硬件模块的构建,系统控制逻辑和网络通信等。同时我们设计了一个验证平台以测试系统功能的正确性及实际性能,并对系统进行了仿真、测试及性能分析。论文最后对实验结果进行了分析总结,并对下一步工作提出了展望。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号