FPGA配置位流文件的AES加解密保护系统

摘要

本文提出一种FPGA配置位流文件的AES加解密保护系统的PC-FPGA实现方案。通过在PC上自制的软件将FPGA的配置位流文件通过AES算法进行加密，被加密的配置文件通过PCI接口传输到FPGA验证板上再通过硬件解密模块进行解密并以PS配置模式配置FPGA。整个系统通过PC-FPGA验证平台实验验证，在利用AES加解密算法有效保护配置文件的前提下，能够正确并快速地配置FPGA。