基于FPGA的数据加密存储系统的设计与实现

摘要

移动存储设备因使用方便得到了广泛应用，在对其中存储的数据进行加密保护时，加密方式有硬件加密和软件加密两种。硬件加密方法因为具有诸多软件加密所不具备的优势，使得国内外对它的研究越来越重视，密码算法的硬件实现是这其中的核心内容。随着密码学的发展，新的算法不断取代旧算法，AES作为对DES的替代，在近几年已经广泛应用到工业与商业领域。AES算法的硬件实现，主要有ASIC和FPGA两种实现方式，目前国内用ASIC实现AES算法，在不计资源占用的情况下，加密速度最快已能达到51.2Gbps。使用FPGA实现密码算法与使用ASIC实现相比，可根据需要均衡速度与资源使用情况，具有较高灵活性。
　　本文使用DE2-70开发平台，在Altera的CycloneⅡ EP2C70芯片上，实现了在128位初始密钥模式下128位明文数据的AES加密算法。在实现AES算法的基础上，编写位宽转换模块，使加密部分可以与其他类型总线连接。在AES算法实现中，使用流水线技术，非对称的密钥扩展算法实现方式，提高算法执行时的吞吐量，并尽量减少芯片资源的消耗。加密后的数据将被存入一个NOR Flash芯片。对于密文的验证则使用LCD，用可视化的方法证明算法实现的逻辑正确性。
　　AES算法部分、数据位转换模块以及Flash控制器均使用Verilog语言编写，编译环境是QuartusⅡ9.0。经测试证明，所设计的AES算法模块逻辑功能正确，可以对数据进行加解密运算，之后在LCD1602上显示结果，并且能对16位输入数据进行加密，将结果存入闪存。

目录

声明

摘要

第1章 绪论

1．1 课题研究的背景与意义

1．2 国内外研究现状

1．2．1 AES算法研究现状

1．2．2 闪存的概念及国内外现状

1．3 论文的主要工作

第2章 AES加密算法及相关技术简介

2．1 密码学简介

2．2 AES加密算法

2．2．1 AES算法的数学背景

2．2．2 AES算法结构

2．2．3．字节代换

2．2．3．行移位变换

2．2．4．列混合变换

2．2．5．轮密钥加

2．2．6．密钥扩展

2．3 AES算法工作模式

2．3．1 ECB模式

2．3．2 CBC模式

2．3．3 CFB模式

2．3．4 OFB模式

2．4 Flash闪存简介

2．4．1 NAND Flash

2．4．2 NOR Flash

2．5 系统开发环境介绍

2．5．1 系统软件开发平台

2．5．2 DE2-70开发平台

2．6 本章小结

第3章 系统总体设计

3．1 系统构成

3．2 模块之间的接口模式

3．3 AES算法模块

3．3．1 S盒设计

3．3．2 列混合

3．3．3 密钥扩展模块设计

3．3．4 行移位

3．4 Flash存储部分

3．5 LCD显示部分

3．6 本章小结

第4章 AES算法的硬件实现

4．1 非流水线结构

4．2 外部流水线结构

4．3 内部流水线结构

4．4 密钥扩展模块

4．5 S盒的实现

4．6 行移位与列混合的实现

4．7 模块接口电路

4．7．1 输入接口

4．7．2 输出接口

4．8 控制模块

4．9 解密模块

4．10 本章小结

第5章 NOR Flash芯片的写操作实现

5．1 Flash芯片的引脚功能介绍

5．2 Flash芯片写操作实现方式

5．3 LCD1602显示模块

5．4 本章小结

第6章 系统测试

6．1 密码算法模块的仿真验证

6．1．1 AES加密模块仿真

6．1．2 AES解密模块仿真

6．1．3 数据串并转换模块仿真

6．1．4 数据并串转换模块仿真

6．1．5 加密部分整体仿真

6．2 Flash写控制器仿真

6．3 AES加密及存储部分整体仿真

6．4 加密部分片上测试

6．5 本章小结

第7章 结束语

7．1 工作总结

7．2 展望

参考文献

致谢