基-4 FFT数字信号处理芯片设计技术研究

摘要

随着通信和电子技术的发展，数字信号处理技术广泛的应用于多媒体、语音、图像处理、通信等多个领域。傅立叶变换(DFT)算法是数字信号处理的关键算法之一。当N很大的时候，快速傅立叶变化(FFT)可以极大的减少DFT的运算量，因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。FFT的实现方法分软件实现和硬件实现两类，高速实时FFT的实现以硬件实现方法为主，具体又分为ASIC方法、FPGA方法、DSP方法和通用处理机方法(GPP)等。从处理速度、芯片面积和功耗等几方面考虑，ASIC方法性能最好，FPGA方法次之。 本文分析比较了基-2和基-4FFT算法的特点，在低功耗、速度和面积各方面做了综合考虑，选择基-4FFT作为实现硬件的算法。以16点FFT处理器的硬件设计为切入点，采用了基-4按时间抽取FFT算法，完成了16点，32bit位长，定点数FFT的设计。核心部分的碟形处理单元采用32位Booth算法乘法器，并使用三级流水线及四路并行数据处理。 本设计中的FFT处理器系统主要包括：FFT碟形处理器、碟形处理器输入输出寄存器、数据存储器(RAM和ROM)、地址产生器、控制器。FFT控制器使用FSM(有限状态机)实现，整个FFT系统在控制器的作用下协调工作的，控制器分别控制系统的运算器部分和I/O缓存部分并行进行运算和数据输入输出工作。 本文对FFT系统做了深入的研究，对系统划分的各个模块使用VerilogHDL进行编码设计，并使用仿真工具Modelsim对各个模块的代码进行功能验证，对整个系统整合后的代码也进行了功能验证。结果表明整个系统能够在控制器的控制下，数据计算和数据通信操作协调一致，数据处理的结果和MATLAB的运算结果进行了比较，精度符合要求。系统功能验证正确后，对其中的关键运算模块采用Synopsys DC进行逻辑综合。 论文的主要T作集中在FFT数字处理芯片的前端设计上，整个设计在低功耗、速度和面积各方面做了综合考虑，代码具有良好的可综合性。论文为今后扩展大点数、低功耗、高性能FFT处理器打下了良好的基础。

目录

文摘

英文文摘

论文说明：图表目录

声明

第1章 绪论

1.1课题研究的背景、目的和意义

1.2本文的主要内容和结构安排

第2章 离散傅立叶变化和FFT算法

2.1离散傅立叶变换

2.2快速傅立叶变换

2.2.1时间抽取基-2 FFT算法

2.2.2时间抽取基-4 FFT算法

2.3时间抽取基-4FFT运算方式的特点

2.4 FFT算法的比较

2.5本章小结

第3章 数字集成电路芯片前端设计方法

3.1硬件描述语言Verilog HDL和适合编程的代码风格

3.1.1 HDL硬件描述语言

3.1.2 Verilog HDL语言的特点

3.1.3数字集成电路设计流程

3.2逻辑综合

3.2.1电路综合的要求

3.2.2电路综合方案

3.2.3综合报告的分析与综合问题的解决

3.3适合逻辑综合的代码设计

3.3.1 Verilog HDL设计中的锁存器问题

3.3.2组合逻辑和时序逻辑的设计与综合

3.4流水线技术和并行处理技术

3.4.1流水线技术

3.4.2并行处理技术

3.5本章小结

第4章 基-4FFT处理器的VLSI硬件设计

4.1基-4FFT处理器的系统结构

4.2 FFT碟形处理单元的设计

4.2.1定点乘法器设计

4.2.2复数乘法器设计

4.2.3基-4碟形运算器设计

4.3碟形处理单元的输入输出寄存器

4.4 FFT系统中的存储器的设计

4.4.1随机存取存储器(RAM)

4.4.2只读存储器(ROM)

4.5地址产生器的设计

4.5.1基-4FFT数据存取规律分析

4.5.2 RAM读地址生成器AGU_ramr

4.5.3 RAM写地址生成器AGU_ramw

4.5.4旋转因子地址生成器AGU_ROM

4.6 FFT控制器的设计

4.6.1同步有限状态机

4.6.2系统的控制工作流程

4.6.3运算控制器设计

4.6.4 I/O控制器设计及其与运算控制器的协同工作

4.7本章小结

第5章 FFT处理器的系统功能仿真与逻辑综合

5.1 Booth乘法器和碟形运算器的功能仿真

5.2输入输出寄存器的功能仿真

5.3地址产生器的功能仿真

5.4控制器的功能仿真

5.5 FFT处理器关键模块的逻辑综合

5.6本章小结

第6章 总结与展望

6.1总结

6.2以后工作的展望

参考文献

致谢

发表文章