高速光互连技术VSR5实验系统与8B10B编码器的设计

摘要

随着通信技术的发展，光纤通信得到了广泛的应用。甚短距离光传输主要针对短距离光传输应用提出，通过采用并行光互连技术，使用空分复用的方式在不降低系统总吞吐量的前提下，降低每根光纤的传输速率，从而降低短距离光纤通信成本。目前，该技术已经成为通信领域的热门技术。
　　 本文研究背景是“十一五”国家“863”项目“40Gbps甚短距离并行光互连技术与实验系统”。光网络互连论坛(OIF，Optical Intemetworking Forum)制定了针对OC-768 40Gbps的甚短距离光互联规范VSR5。本文研究了基于12路并行方案的VSR5实验系统的设计与实现，该系统由发送电路、接收电路和多模带状光纤构成，其中，收、发电路各由一片转换芯片及接收和发送光模块构成。
　　 本文重点研究了接收转换芯片的设计、收发电路板的设计以及VSR5点到点实验系统的测试。设计的接收转换芯片由一片Altera FPGA实现，充分利用FPGA内嵌的高速收发器实现了诸如时钟数据恢复、串/并转换、帧同步、通道对齐、12-16路映射等全部功能，从而成功实现了16×2.488Gbps到12×3.318Gbps信号之间转换。尤其是帧同步电路中的二分查找法的使用，大大提高了转换芯片的工作速度。测试结果表明接收转换芯片电路工作正常，性能良好。
　　 本文设计的两块电路板，一块用于发射，另一块用于接收，每块板各包含一片20个高速通道的Altera FPGA芯片、12路并行光发射/接收模块、配置电路、时钟及调试电路等。除此之外，板上还分别有34(32)个SMA接头用于与误码测试仪相连，板的另一侧通过7米的12芯光纤相连。
　　 本文还详细介绍了VSR5点到点实验系统的测试。选用Agilent 81250误码仪分别作为码型发生器和误码分析器，通过12通道并行光发送/接收模块和7米12芯多模带状光纤，将设计的发送电路与接收电路相连，就实现了OC768/STM-256 40Gbps的VSR5点到点的测试。连续二小时的测试结果表明系统误码率小于10-12，满足设计要求。
　　 本文在最后进一步研究了高速收发器(SerDes，Serializer-Deserializer)中8B10B编码器的设计。采用TSMC 0.18μm CMOS工艺设计实现了一个高速8B10B编码器，并进行了流片和测试，测试结果表明8B10B编码器在时钟为500MHz时工作正常，数据率达5Gbps。