高速逐次逼近式模数转换器研究与设计

摘要

模数转换器(Analog to Digital Converters，ADCs)作为连接模拟信号和数字信号的桥梁，随着数字信号处理技术的快速发展得到了广泛应用。逐次逼近型模数转换器(SuccessiveApproximation Register ADC，SARADC)相对于其他ADC具有功耗低、精度高的特点。高速SAR ADC广泛应用于通信系统、传感器接口电路、工业过程控制等领域，近年来已成为企业、研究所和高校的研究热点。
　　论文详细介绍了SAR ADC系统结构，研究了提高SAR ADC转换速度的方法，讨论了各电路模块的非理想因素及各电路模块设计方法，在此基础上设计了一个每步两位(2b/step)电荷重分配型SAR ADC。相比于传统的每步比较得到一位数字码的SAR ADC而言，其每步比较得到两位数字码，这有效的提高了SAR ADC转换速度。论文中还采用了分段电容阵列以减小芯片面积，改进了异步控制电路来提高SARADC转换速度，使用了前端失调校准电路以减小前置放大器和动态比较器的失调电压。论文最后给出了系统仿真结果。
　　本设计采用1.8V TSMC0.18μm CMOS工艺，版图面积为1.3×1.4mm2。系统后仿真结果表明:当输入信号频率接近40MHz，采样率为80MS/s时，系统有效位数(Effective NumberOf Bits，ENOB)为9位，噪声失真比(Signal-to-Noise and Distortion Ratio，SNDR)为55.7dB，无杂散动态范围(Spurious Free Dynamic Range，SFDR)为63.6dB，平均功耗为12.5mW。

目录

声明

摘要

第1章 绪论

1．1 研究背景及意义

1．2 国内外研究现状

1．3 论文主要工作及内容安排

第2章 模数转换器基础

2．1 模数转换器原理

2．1．1 采样保持

2．1．2 量化

2．2 静态特性

2．3 动态特性

2．4 小结

第3章 SAR ADC基本构架

3．1 SAR ADC介绍

3．2 电荷重分配型SAR ADC工作过程

3．3 电容DAC改进方法

3．3．1 分段电容结构DAC

3．3．2 电阻电容混合结构DAC

3．4 提高SAR ADC转换速度方法

3．4．1 减少转换步数的加速方案

3．4．2 减少每步转换消耗时间的加速方案

3．5 小结

第4章 2b／step SARADC系统设计

4．1 2b／step SAR ADC系统结构

4．2 DAC设计

4．2．1 采样开关

4．2．2 采样方式选择

4．2．3 电容选择

4．3 比较器设计

4．3 异步控制电路

4．4 校准电路介绍

4．4．1 校准电路概述

4．4．2 前台校准技术

4．4．2 后台校准技术

4．5 校准电路设计

4．5．1 校准时序

4．5．2 基准产生电路

4．5．3 3x5bit电流DAC

4．5．4 3x5DFF设计

4．5．5 5位加／减计数器

4．5．6 逻辑电路

4．5．7 校准电路仿真结果

4．6 小结

第5章 版图设计与系统仿真

5．1 版图设计考虑

5．1．1 寄生

5．1．2 匹配

5．1．3 可靠性

5．2 电路版图

5．3 仿真结果

5．4 小结

第6章 总结与展望

6．1 总结

6．2 展望

致谢

参考文献

硕士阶段发表论文