面向雷达应用的粗粒度可重构处理器中配置通路子系统的设计与优化

摘要

兼具高性能与灵活性的粗粒度可重构处理器，特别适于实现数据量大且计算密集的雷达信号处理过程。然而，随着雷达性能需求的不断增长，可重构处理器的计算资源成倍增加，使得配置信息量随之变大、配置传输时间急剧增长，重构效率低最终导致可重构处理器无法展现其计算性能优势。因此，建立高效的配置管理机制对于可重构处理器十分重要。
　　本文针对配置通路子系统中配置信息量大引起的配置传输时间长的问题，依次开展了下述几项工作以提高重构效率:一、分析了雷达信号处理过程，提取了其中的核心算法，并结合可重构处理器的硬件结构特点为核心算法选择了合适的实现方案、进行了运算过程优化:二、基于层次化配置存储结构，设计了RASP配置通路子系统的基本结构，说明了其工作方式，并评估了它的配置缓存访问性能及配置传输性能;三、分析了雷达核心算法的配置流特性，挖掘了算法多个并行任务的配置信息冗余规律以及算法子任务的配置信息冗余规律，并根据前者提出了配置信息的分级组织策略;四、基于雷达核心算法一个子任务的配置信息冗余规律，设计了一种基于动态模式匹配的配置压缩方法，在配置压缩时动态提取算法数据流图中重复出现的基本单元的配置信息，并在解压缩时将其动态匹配到阵列上以得到完整的初始配置信息，在有效控制动态解压缩时间的同时，大幅缩减了配置信息量。
　　实验结果表明，在SMIC40nm工艺下，主频为500MHz时，针对雷达核心算法，本文的配置信息分级组织策略以及基于动态模式匹配的压缩方法，可将阵列配置信息量缩减到原来的40％以下且解压缩时间仅需6 ns。在配置缓存开销减少25％的情况下，配置组缓存命中率提升了5％～8％，阵列配置缓存命中率提升了5％～16％，RASP的重构性能提升到原来的2.60倍以上，高于SIMD和字典压缩方法。对于同点数FFT运算，优化后RASP的性能是其他可重构处理器的5倍以上，对于同阶数矩阵求逆运算，优化后RASP的性能是其他可重构处理器的3倍以上，且RASP在很大的参数范围内都能取得较好的性能，系统灵活性较好。

目录

声明

摘要

第一章 绪论

1．1 研究背景

1．1．1 雷达应用介绍

1．1．2 雷达应用实现方案介绍

1．1．3 面向雷达应用的可重构技术

1．1．4 可重构处理器配置管理概述

1．2 国内外研究现状

1．3 论文研究内容及意义

1．4 论文组织结构

第二章 雷达信号处理过程的核心算法分析

2．1 雷达信号处理过程分析

2．2 核心算法实现方案选择与运算过程优化

2．2．1 FFT算法

2．2．2 FIR算法

2．2．3 矩阵求逆算法

2．3 本章小结

第三章 面向雷达应用的可重构处理器设计及算法配置流特性分析

3．1 粗粒度可重构处理器RASP

3．1．1 RASP硬件结构及工作机制

3．1．2 RASP配置通路子系统

3．2 雷达应用算法配置流特性分析

3．2．1 多个并行任务配置信息的冗余特性分析

3．2．2 一个子任务配置信息的冗余特性分析

3．3 基于多个并行任务配置信息冗余特性的配置信息分级组织策略

3．4 本章小结

第四章 雷达应用配置压缩方法及解压缩器设计

4．1 可重构处理器配置压缩方法的设计指标

4．2 面向雷达应用的配置压缩方法设计

4．2．1 字典压缩方法分析

4．2．2 SIMD压缩方法分析

4．2．3 基于动态模式匹配的压缩方法

4．2．4 压缩方法性能验证与对比

4．3 面向雷达应用的配置解压缩器设计

4．3．1 内部流水线设计

4．3．2 硬件结构

4．4 本章小结

第五章 RASP性能验证与分析

5．1 验证模型与环境

5．1．1 仿真C模型介绍

5．1．2 RTL验证环境介绍

5．2 配置通路子系统优化方案验证结果与分析

5．2．1 配置缓存访问性能

5．2．2 配置解压缩性能

5．2．3 配置传输性能

5．3 RASP整体验证结果对比

5．4 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

致谢

参考文献

作者简介