基于FPGA的三倍硬件插值CCD信号处理电路研究

摘要

三倍硬件插值线阵CCD成像是一种利用三片线阵CCD拼接来提高CCD空间分辨率的成像技术，本文在充分研究三倍硬件插值成像原理的基础上，设计一种针对三倍硬件插值的线阵CCD信号处理电路，并使用FPGA来完成整个系统的信号采集和图像重建的工作。本文提出了利用模拟多路复用器的信号采集方式来实现三片线阵 CCD分时同步采样，使得在一次CCD积分时间内完成图像信号的采集和转换，在图像信息的传输、重建和存储环节，对 ADC输出的混合数据按照所属 CCD不同进行重新分组，并将 CCD输出的一帧信号在FPGA内部的RAM中缓存，并标记当前缓存的帧号，图像重建功能模块依据帧号判断是否为有效帧、计算该帧信息在重建图像中的位置同时产生数据在SDRAM中对应的地址，CCD信号采集完成的同时即可完成图像的重建，达到实时处理的效果。本文另外还对三倍硬件插值的成像过程做仿真验证，并将成像效果与传统软件插值做了对比，验证了三倍硬件插值成像质量优于传统软件插值图像重建方法的结论。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1研究目的和意义

1.2论文研究背景

1.3国内外研究现状

1.4本论文主要研究内容

第二章 系统硬件原理及成像方法介绍

2.1 CCD基本工作原理

2.2 FPGA的基本原理及开发流程

2.3 亚像元成像方法的研究

2.4本章小结

第三章 CCD硬件插值信号处理电路设计

3.1三倍硬件插值线阵CCD信号处理电路总体设计

3.2 FPGA系统电路设计

3.3图像信号采集电路设计

3.4本章小结

第四章 FPGA图像采集及控制模块设计

4.1 系统外围芯片驱动时序设计

4.2 FPGA硬件逻辑单元设计

4.3本章小结

第五章 亚像元成像验证及效果评价

5.1 三倍硬件插值成像仿真

5.2成像质量评估

5.3本章小结

总结与展望

致谢

参考文献