数字锁相放大器优化设计与实现

摘要

锁相放大器（Lock-in Amplifier, LIA）是一种用来检测和测量淹没在复杂噪声中的微弱信号的一种精密仪器，且通常情况下被测信号的幅值要远小于噪声信号的幅值。为了减少数字锁相放大器的数字信号处理模块在硬件实现时所占用的逻辑资源，本文根据正交矢量型双相数字锁相放大器的检测结果与被测信号采样频率无关的特性，采用多抽样率数字信号处理理论，将较高采样率下的被测信号降为较低采样率下的信号然后进行相应的处理。
　　（1）针对正交参考信号的生成，本文采用查找表的原理进行设计与实现，节省了3/4的存储空间。
　　（2）数字窄带低通滤波器的性能优劣是数字锁相放大器能否实现微弱信号检测的关键，本文以多抽样率数字信号处理理论为基础，设计了具有高性能的数字窄带低通滤波器。在40kHz的采样率下该滤波器的通带截止频率最低为0.1Hz，Q值较高，能够达到数字锁相放大器对所需滤波器的要求；采用 Hogenaur“剪除”理论的级联积分梳状（CIC Cascade Integrator Comb）滤波器，在实现时不仅能够节省大量的硬件逻辑资源，而且将 CIC滤波器的最小响应时间从7.53ns降到6.519ns,即速率从132.66MHz提高到153.40MHz；利用内插二阶多项式滤波器（ ISOP Interpolated Second Order Pofynomials）对CIC滤波器通带衰减进行补偿，使其通带内的衰减由1.54dB降低到0.4dB左右。
　　通过modlsim仿真结果与simulink的仿真结果及系统输入值之间的比较，结果表明：所设计的数字锁相放大器的数字信号处理模块能够实现将淹没在噪声信号的被测信号检测出来。

目录

封面

声明

中文摘要

英文摘要

目录

第一章绪论

1.1 课题研究背景及意义

1.2 锁相放大器的发展过程

1.3 国内外研究状况

1.4 锁相放大器的发展方向

1.5 本文主要研究内容

第2 章锁相放大器的基本理论

2.1 相关检测技术

2.2 相敏检测技术

2.3 信噪比改善

2.4 模拟锁相放大器与数字锁相放大器性能对比

2.5本章小结

第3章 数字锁相放大器的数字系统设计与实现

3.1 数字锁相放大器的数字系统结构分析

3.2内部激励（模式）下正交参考信号的生成

3.3数字窄带低通滤波器的设计

3.4本章小结

第4章 锁相放大器数字系统性能仿真验证与分析

4.1数字窄带低通滤波器的理论频率响应

4.2数字系统性能仿真验证

4.3系统误差分析

4.4本章小结

第5章总结与展望

5.1本文总结

5.2未来展望

参考文献

攻读硕士期间发表学术论文情况

致谢