面向卫星导航射频芯片的频率合成器的设计与实现

摘要

锁相环频率合成器是卫星导航射频接收芯片中一个最重要的模块之一。其性能直接影响了射频接收机的性能指标，本文设计应用于卫星导航多模接收芯片的分数型锁相环频率合成器。分析了传统锁相环频率合成器的缺陷：一方面由于锁相环环路带宽会受温度、电源电压和工艺以及输出频率改变的影响而偏离其最优值，而锁相环环路带宽的改变会影响相位噪声等锁相环系统性能指标；另一方面锁相环在锁定之前先要由自动频率校准（AFC）模块选定最优的调谐曲线，而AFC在校准时间和校准精度之间存在矛盾。
　　本研究采用恒定调谐增益（KVCO）来实现环路带宽处于最优值。根据已有的恒定KVCO压控振荡器结构受限于高频以及低 KVCO领域，提出一种新的开关固定电容阵列和开关可变电容阵列的结构，从而能在高频情况下实现低的恒定KVCO。为了能够更快的实现自动频率校准，本文提出了一种基于计数和相位检测混合方法，通过计数器对VCO频率计数以及相位检测器产生校准值来提高计数的精度，在没有降低校准精度的同时大大减少了频率校准时间。频率合成器采用TSMC0.18μm CMOS工艺设计，电源电压为1.8V，输出频率范围为2790MHz-3480MHz，在整个输出频率范围内调谐增益波动小于10％，AFC只需要0.611μs来校准4-bit开关固定电容和4-bit开关可变电容，相位噪声为-87.72dBc/Hz@100KHz。

目录

封面

声明

目录

中文摘要

英文摘要

第一章 绪 论

1.1 课题背景与意义

1.2 国内外研究现状

1.3 论文主要工作和创新点

1.4 论文组织结构

第二章 锁相环型频率合成器概述

2.1 频率合成器的分类

2.2 锁相环型频率合成器基本原理

2.3 锁相环系统性能指标

第三章 分数型锁相环频率合成器系统设计

3.1 分数锁相环频率合成器线性模型

3.2 分数锁相环频率合成器相位噪声模型

3.3 锁相环频率合成器系统设计

第四章 锁相环模块实现

4.1 压控振荡器

4.2 鉴频鉴相器和电荷泵

4.3 可编程小数分频器

第五章 自动频率校准模块

5.1 自动频率校准模块分析

5.2 高精度自动频率校准模块的实现

第六章 频率合成器验证与结果分析

6.1 测试结果

6.2 频率合成器性能分析

结束语

致谢

参考文献

作者在学期间取得的学术成果