面向多核DSP的DMA访问数据一致性优化和验证平台研究

摘要

多核结构由于具有较好的可扩展性、较低的通信延迟和功耗可控等特点，使其成为了目前主流的芯片架构。多核结构通过并行处理来提升系统的性能，同时进一步增大的片上存储资源缓解了“存储墙”问题，但是多核并行以及多级存储结构带来的数据一致性问题，仍是目前亟待解决的设计问题之一，特别是在SRAM（Static RAM）和Cache共存的多核DSP（Digital Signal Processor）结构中，其较高的实时性要求增加了数据一致性设计与验证的复杂度。
　　本文以课题组自主研发，面向无线通信、图像和视频处理的高性能数字信号处理器——X-DSP作为研究对象，围绕多核DSP的数据一致性特别是DMA（Direct Memory Access）访问数据一致性的设计、优化和验证展开研究。主要工作包括以下几个方面：
　　首先，结合X-DSP的存储结构和访问模式，分析了各种模式下的数据流程以及存在的各种数据一致性问题及其基本解决方案，并针对性能和实时性要求较高的DMA访问数据一致性提出了优化方案。
　　其次，完成了X-DSP的DMA访问数据一致性优化设计，实现了DMA数据访问过程的流水化处理和AXI（Advanced eXtensible Interface）协议的高效对接；设计了流水化DMA访问过程中多源返回数据的合并方案，减少了流水线停顿以及对CPU访存的影响；解决了因引入L1D STag（L1D Shadow Tag）而带来的Tag内容一致性问题和潜在的交叉访问互锁问题。
　　最后，本文基于UVM（Universal Verification Methodology）构建了L2模块级通用验证平台。在验证平台的实现过程中，本文针对代码的可重用性、参考模型的构建、平台的调试以及测试用例的规划等问题作出了详细的研究，最后基于该验证平台对DMA访问数据过程进行了全面验证和评估。结果表明DMA访问数据一致性优化方案能有效地提高数据一致性维护的效率，同时降低了因AXI突发访问、侦听操作等造成的DMA流水线拥塞情况，并且解决了STag的数据一致性问题，消除了多核DMA交叉访问的互锁问题。

目录

声明

第一章 绪论

1.1 课题背景及意义

1.2 典型的多核DSP存储结构

1.3 验证方法学

1.4 论文研究内容

1.5 论文组织结构

第二章 X-DSP存储结构及其数据一致性分析

2.1 X-DSP总体概述

2.2 存储访问模式与数据流程

2.3 数据一致性维护

2.4 本章小结

第三章 DMA访问数据一致性的优化设计与实现

3.1 与AXI对接的突发读设计

3.2 流水化处理

3.3 L1D Tag数据一致性维护

3.4 DMA访问数据一致性的优化评估

3.5 本章小结

第四章 设计验证与结果分析

4.1 面向L2模块级的验证方法

4.2 验证的难点与验证功能点分析

4.3 基于UVM构建L2模块级通用验证平台

4.4 本章小结

第五章 总结与展望

5.1 论文总结

5.2 工作展望

致谢

参考文献

作者在学期间取得的学术成果

附录A 相关代码