多核DSP中并发共享存储与快速DMA结构设计与实现

摘要

随着DSP广泛应用于嵌入式领域，单核DSP已经无法满足大规模计算要求，这使得单核DSP逐渐地向多核DSP发展。如何为多核DSP快速供应数据，是发展多核高性能DSP面临着迫切需要解决的问题之一。针对这个问题，并发共享存储器是发挥多核DSP运算性能的关键技术之一，同时将DMA移植到核内改变传统的数据交互，大大地提高多核DSP的整体性能。X_DSP是我校自主设计一款高性能浮点多核 DSP芯片。X_DSP中 PSMC（Parallel Shared Memory）与 IDMA（Internal Direct Memory Access）的设计是本课题的主要任务。根据X_DSP的设计要求，课题的主要工作内容有以下几个方面：
　　1、完成了PSMC部件的逻辑设计与实现。设计中围绕着提高PSMC整体性能为目标，以改善多核之间通信带来的延时。DSPxL2接口采用流水化技术，实现了连续读、写数据无阻塞，具有很高的数据吞吐率。对分体技术进行深入地研究，将PSMC中存储体划分多个Bank体。每个Bank体使用独立的数据总线，并采用了连续编址和交叉编址的混合编址模式，降低了访问冲突率。带宽管理中，应用了“可配优先级+时间片轮转”策略保证了数据访问的服务质量。同时采用“双层锁”结构进行保护存储器，增强了共享存储器与外部存储器的安全性。
　　2、完成了IDMA部件的逻辑设计与实现。设计中 IDMA支持双通道并发操作，采用“可配置优先级+令牌轮转”策略满足了双通道并发冲突访问均衡性的要求，以及兼顾了其他请求访问的公平性。针对通道控制器存在传输地址不连续而导致传输慢的问题，本文提出了“基于分组+流水化”策略有效地提高传输速度。根据数据接口传输粒度不同，两个通道的高速缓存采用不同的实现方式，有利于减少芯片面积的开销。另外，对于写高速缓存时，进行数据筛选，避免无效数据写入高速缓存，减少缓存中的数据发生翻转，降低了动态功耗的开销。
　　3、完成了PSMC部件和IDMA部件的验证与逻辑综合。验证是保证逻辑设计的正确性，本文采用了层次化验证方法，即模块级验证、部件级验证和系统级验证。应用了覆盖率来保证每一层验证的完备性。基于45纳米标准单元库，实现了PSMC部件和IDMA部件的逻辑综合。针对逻辑综合出现的关键路径问题，通过调整流水站进行优化，解决了时序违反问题。在保证时序满足的前提条件下，调整综合约束和综合选项对面积进行反复优化。优化后 PSMC总面积降低了23.60％，IDMA总面积降低了14.40%，同时满足了PSMC在500MHz时钟频率下正常工作；IDMA在1GHz时钟频率下正常工作，课题设计达到了预期目标。

目录

封面

声明

目录

中文摘要

英文摘要

第一章 绪论

1.1 课题研究背景

1.2 共享存储与DMA研究现状

1.3 课题的研究内容与意义

1.4 论文的组织结构

1.5 本章小结

第二章 PSMC部件和IDMA部件功能设计与传输协议

2.1 多核X_DSP体系结构

2.2 PSMC部件功能设计

2.3 IDMA部件功能设计

2.4 CDNet数据网络接口协议

2.5 本章小结

第三章 PSMC部件逻辑设计与实现

3.1 PSMC部件总体结构

3.2 PSMC存储体物理组织结构

3.3 DSPxL2访问PSMC控制管理

3.4 CDNet访问PSMC控制管理

3.5 PSMC存储保护机制的实现

3.6 带宽管理的实现

3.7 本章小结

第四章 IDMA部件逻辑设计与实现

4.1 IDMA总体结构设计

4.2 通道控制器结构

4.3 高速数据缓存设计

4.4 高效的仲裁实现

4.5 本章小结

第五章 IDMA部件和PSMC部件模拟验证及逻辑综合

5.1 相关验证技术的概述

5.2 采用多层次验证

5.3 模拟验证

5.4 IDMA部件和PSMC部件逻辑综合

5.5 本章小结

第六章 论文总结与工作展望

6.1 论文总结

6.2 工作展望

致谢

参考文献

作者在学期间取得的学术成果