片上宽负载电容范围的LDO设计

摘要

随着手机等移动终端的快速增长，带来芯片领域数字电路规模的相应增长。LDO电路以其静态电流小、噪声低、响应速度快、占用PCB面积小等优点受到芯片集成领域的青睐。然而，随着负载门数的提高，LDO输出端负载电容的量级也在nF以上，这对无电容型结构的稳定性设计来说将面临极大挑战。
　　本设计基于传统的LDO结构，着重研究了FVF型结构LDO的优缺点，然后通过分析了前人设计的三级运放的频率补偿方案，提出了一种适用于宽范围负载电容的FVF型LDODSMFC频率补偿方案，通过设置一个零点来补偿次主极点产生的相位裕度降低问题，同时分六种负载情况分别分析相应条件下的零极点位置和稳定性问题。
　　本设计还针对瞬态响应特性以及电源抑制比特性分别进行了研究。通过详细分析了运放和功率管寄生效应对LDO电源抑制特性的影响，设计了一种复用SR&PSR增强电路；同时为了提高LDO电路的精度，减少带隙基准电压的偏移，设计了一种具有高PSR特性的带隙基准电路。
　　基于SMIC0.13umCMOS混合信号工艺，本论文设计了一款应用于片上的宽范围负载电容的LDO电路。仿真结果显示，电源电压的工作条件为Vdd=1.4V~3V，输出电压为1.2V，最大输出负载电流Imax=50mA，可以支持的输出端负载电容的变化范围为CL=50pF~5nF，典型工艺下的静态电流为65uA。在增加PSR增强和瞬态增强电路的条件下，高频处的电源抑制比提高了21dB，负载瞬态变化时的最大输出电压变化量为40mV。