基于ARM和DSP的SoC系统级验证平台研究与实现
RESEARCH IMPLEMENTATION OF SOC SYSTEM-LEVEL VERIFICATION PLATFORM BASED ON ARM AND DSP
摘要
Abstract
第1章 绪论
1.1 课题背景
1.2 本课题研究的目的及意义
1.3 国内外相关技术发展现状
1.3.1 SoC设计技术发展现状
1.3.2 SoC验证技术发展现状
1.4 本文主要研究内容
第2章 SoC系统级验证总体方案
2.1 待验证SoC系统
2.1.1 ARM926EJ-S处理器
2.1.2 AMBA总线
2.1.3 ZSP500 DSP处理器
2.1.4 DMA控制器
2.1.5 中断控制器
2.1.6 AHB2APB桥
2.1.7 通用异步收发器UART
2.1.8 SPI总线
2.1.9 I2C总线
2.1.10 通用I/O端口GPIO
2.1.11 系统控制器
2.1.12 定时器
2.1.13 看门狗
2.1.14 存储控制器
2.2 总体验证方案
2.2.1 SoC系统级验证
2.2.2 SoC系统级验证层次划分
2.2.3 验证环境
2.2.4 验证工具及语言
2.3 本章小结
第3章 集成验证平台设计实现
3.1 集成验证目的
3.2 集成验证的意义
3.3 验证策略
3.3.1 白盒验证
3.3.2 验证语言
3.3.3 测试用例层次划分
3.3.4 激励生成及检测机制
3.3.5 Cycle级验证
3.4 Synopsys VIP应用概述
3.4.1 VIP概念
3.4.2 VMT技术
3.4.3 随机业务CRT
3.4.4 SystemC与VIP的接口
3.5 验证环境
3.5.1 集成验证平台结构
3.5.2 集成验证流程
3.5.3 集成验证Testbench设计
3.5.4 系统信息文件
3.5.5 测试用例调度管理文件
3.5.6 寄存器测试自动化
3.5.7 测试用例文件设计
3.5.8 脚本结构
3.5.9 目录结构
3.5.10 集成验证运行步骤
3.6 本章小节
第4章 软硬件协同验证平台设计实现
4.1 软硬件协同验证
4.2 协同验证目的
4.3 协同验证意义
4.3.1 缩短开发周期
4.3.2 确保软硬件设计一致性
4.4 验证策略
4.4.1 白盒验证
4.4.2 验证语言
4.4.3 测试用例层次划分
4.5 SeamlessCVE技术
4.5.1 SeamlessCVE简介
4.5.2 加快协同仿真的策略
4.5.3 SeamlessCVE的组成部分
4.5.4 仿真优化策略
4.6 验证环境
4.6.1 软件环境
4.6.2 硬件逻辑环境
4.6.3 仿真环境
4.7 目录结构
4.8 脚本调用关系
4.9 本章小节
结论
参考文献
哈尔滨工业大学硕士学位论文原创性声明
哈尔滨工业大学硕士学位论文使用授权书
致谢