超深亚微米IC后端设计中关键技术研究

摘要

集成电路产业进入了超深亚微米工艺的SoC(Systemon Chip)时代，设计规模越来越大，工艺的特征尺寸越来越小，集成电路设计方法面临诸多新的挑战。在高速电路中，连线间耦合电容产生的串扰噪声会导致大量的时序违规，甚至逻辑错误；而IR_drop会引起芯片性能的降低，严重时会导致芯片失效；另外，天线效应也严重影响着设计的可靠性。上述三个因素，互连线之间耦合串扰、电源IR_Drop和天线效应已成为集成电路后端设计工程师在设计阶段必须谨慎考虑的问题。
　　本文首先对相邻连线间的串扰进行了研究，利用RLC模型进行HSPICE仿真，分析影响串扰的因素，得到了减小和修复串扰的理论依据和实践方法。IR_drop是由于电源网络中导线电阻产生的电压损耗，在串扰分析之后介绍了直流电压降的概念和影响，由于5％的IR_drop会引起7%的延时，为了降低IR_drop，本文给出了后端设计中降低IR_drop的设计方法；接着从天线产生的原理出发，研究分析跳线法、插入缓冲器以及插入反偏二极管这三种后端设计中消除天线效应的方法。基于上述研究分析，结合实际项目，在逻辑综合、自动布局布线过程中采取相应措施减小串扰引起的设计违规；利用IR_drop分析结果，在电源规划阶段设计科学的电源网络，使得设计没有IR_drop违例；利用消除天线效应的办法，在布线和版图验证阶段消除天线效应。本文在和舰180纳米CMOS工艺下，在G.722.2语音解码芯片的后端设计中实践了减小和修复串扰、降低IR_drop和消除天线效应的方法，完成了G.722.2语音解码芯片的后端设计，保证了芯片功能和时序的正确以及设计的可靠性，得到了投片需要的GDS文件。

目录

超深亚微米IC后端设计中关键技术研究

THE KEY TECHNOLOGY STUDY IN VERY DEEP-SUBMICRON IC BACKEND DESIGN

摘 要

Abstract

目 录

第1章 绪论

1.1 课题背景

1.2 课题研究目标和意义

1.3 论文主要工作和结构安排

第2章 串扰分析

2.1 串扰的影响

2.2 串扰建模与仿真

2.2.1信号跳变方向对串扰的影响

2.2.2平行连线长度对串扰的影响

2.2.3连线间距对串扰的影响

2.2.4干扰点和受扰点的驱动、负载对串扰的影响

2.3 本章小节

第3章 IR_drop分析

3.1 IR_drop的基本概念

3.2 IR_drop的产生

3.3 IR_drop对电路的影响

3.4电源网络的设计

3.5本章小结

第4章 天线效应

4.1天线效应的基本概念

4.2 天线效应的产生

4.3. 天线效应的消除

4.3.1 跳线消除天线效应

4.3.2 插入缓冲器

4.3.3 插入反偏二极管

4.4 本章小结

第5章 G.722.2语音解码芯片的版图设计

5.1 G.722.2语音解码芯片版图设计流程

5.2 G.722.2语音解码芯片的逻辑综合

5.2.1 综合库的设置

5.2.2工作环境的设置

5.2.3设置约束条件以减小串扰

5.3 动态仿真和功耗分析

5.4 G.722.2语音解码芯片自动布局布线

5.4.1 布局规划

5.4.2 电源规划

5.4.3 标准单元布局

5.4.4 时钟树综合

5.4.5 布线

5.4.6 验证

5.4.7串扰的分析与修复

5.5 DRC/LVS

5.6 静态时序分析

5.6.1静态时序分析过程

5.6.2 G.722.2语音解码芯片的静态时序分析

5.7 形式验证

5.8 本章小结

结 论

参考文献

附录1 逻辑综合脚本

附录2 静态时序分析脚本及报告

哈尔滨工业大学硕士学位论文原创性声明

哈尔滨工业大学硕士学位论文使用授权书

致 谢