一个8位高速两级式ADC的研究和设计

摘要

近年来，视频信号处理技术的发展十分迅速，这对其中的一项关键技术--“模数转换器（ADC）”提出了越来越高的要求。由于数字处理技术和集成电路工艺水平的推动，模数转换器正向着更快的转换速率、更高的精度、更低的功耗、更小的面积和更低的误码率方向发展。
　　 本文设计了一款高性能、低功耗模数转换器，用于高清晰数字电视芯片中的模数接口部分。在分析了模数转换基本原理的基础上，经过对各种类型模数转换器的优劣综合对比，结合视频系统对模数转换器的性能要求，本文决定采用两级FLASH结构的模数转换器。与其它结构相比较，两步FLASH模数转换器结构的特点是既能实现高的转换速率又能达到相当高的分辨率。在进行速度和功耗的考量折中后，确定采用粗量化五位加细量化三位的模数转换器结构来实现这个3.3V、165MHz、8位的模数转换器。本论文中设计的新型两级ADC创新地在两级式ADC中引入内插ADC结构，以及使用新型的flash比较器阵列和数字纠错模块，使本文中的其相对于传统两级式ADC在面积、功耗以及精度上有明显的优势。
　　 在Cadence环境下，基于CHATHER0.18um3.3V CMOS模型，利用HSPICE仿真工具，本文对构成FLASH模数转换器的所有电路进行了设计和仿真。重点研究和设计了以下子电路和电路功能模块：（1）非重叠时钟电路，利用非重叠时钟电路来控制两级式ADC的时序，使各级交替工作。（2）运算放大器，运算放大器是FLAHS模数转换器的核心部件，本文采用PMOS管输入、折叠式层叠结构的运算放大器结构来实现。（3）比较器。（4）数字校正电路，将粗量化的数据进行纠错修正，以得到最终转换结果。（5）基准电路等子电路。通过分析和仿真，本文设计的非重叠时钟电路在167M的时钟频率时表现出较好的性能，能较好的控制ADC粗量化电路和细量化电路的交替工作；运算放大器的增益能达到65db，相位裕度为62；数字校正电路能在2bit的容差内对粗量化进行正确的纠错；比较器可工作在165MHz下，并具有极低的静态功耗；带隙基准电路在0℃～100℃扫描参考电压最大值Vref_max=1.19753V，最小值Vref_min=1.9717V。在室温27℃时，Vref具有零温度系数。
　　 在完成所有子电路设计基础上，本文对模数转换器电路进行了整体的仿真，分别在100M和167M的时钟采样率下对两级式ADC施加正弦输入信号，仿真结果表明，在100MHz采样频率下，模数转换器输出正确结果，没有误码或丢码现象，INL小于0.5LSB，DNL小于0.5LSB：对模数转换器的输出数据进行快速傅立叶变换后，利用软件spice explorer进行分析，得到了两级式ADC的动态性能参数：无杂散动态范围SFDR大约为65dB，信噪比SNR大于49dB，总斜波失真THD为-62dB，有效位数ENOB为7.943位，而功耗仅为30mW。所有性能指标都能达到设计要求，证明设计是成功的。
　　 基于FLASH的新型两级式ADC，可以作为分辨率为1600*1200，刷新频率为60HZ的视频编解码芯片的输入模数转换部分，形成产品；也可以独立成为一个IP核，成为以后研发的基础，有明显的功耗、面积以及速度优势。

目录

文摘

英文文摘

声明

第一章 绪论

1.1 研究背景

1.2 课题的目的和意义

1.3 当今ADC的发展趋势

1.3.1 向高性能方向发展

1.3.2 向单电源、低电压、低功耗方向发展

1.3.3 向单片化方向发展

1.3.4 向混合信号处理芯片方向发展

1.4 论文的章节和结构

第二章 ADC的基本原理和分类

2.1 采样定理与模数转换原理

2.1.1 采样

2.1.2 量化和编码

2.2 FLASH型ADC基本结构与工作原理

2.2.1 FLASH(Flash)ADC

2.2.2 两步式ADC结构

2.3 ADC的性能参数

2.3.1 ADC的静态性能参数

2.3.2 ADC的动态性能参数

2.4 本章小结

第三章 两级式FLASH高速ADC的结构设计

3.1 两级FLASH ADC的总体构架分析与设计

3.2 改进两级式FLASH ADC的结构

3.3 新型改进型两级式FLASH ADC的实现以及采用的新技术

3.3.1 两步子区间结构

3.3.2 插值技术

3.4 本章小结

第四章 两级式FLASH高速ADC子电路和功能模块的设计与仿真

4.1 模数转换器的设计指标

4.2 两级式ADC电路结构总揽

4.3 子电路的设计与仿真

4.3.1 时钟产生电路

4.3.2 CMOS模拟开关

4.3.3. 用于内插的比较器功能单元

4.3.4 带隙基准电压源

4.4 电路功能模块的设计与仿真

4.4.1 比较功能单元

4.4.2 细量化中的采样电路

4.4.3 带内插结构的粗量化电路

4.4.4 细量化ADC电路

4.4.5 两步子区间选择电路

4.4.6 编码与纠错电路

4.4.7 输出锁存级

4.5 两级ADC工作过程的举例说明

4.6 本章小结

第五章 ADC整体仿真和分析

5.1 采样频率为100M的整体仿真

5.1.1 INL and DNL分析

5.1.2 FFT分析

5.2 采样频率为167M的整体仿真

5.2.1 INL and DNL

5.2.2 FFT analysis

5.3 本章小结

第六章 结论

参考文献

攻读硕士学位期间取得的研究成果

致谢