基于CPLD控制的ESD信号发生器

摘要

人体在日常生活中通过接触、感应、吸附而带电。当带电的人手碰触电子元器件或者集成电路(IC)时，人体的静电得以释放，其产生的高压脉冲信号可造成电子系统的永久性失效。特别是在集成电路(IC)领域，由于器件的特征尺寸的持续减小，使器件本身的栅极耐压减小，而外界的静电积累却没有减少。所以ESD的影响显得更加突出。研究ESD放电模型，设计符合实际情况的静电放电发生器对深入了解放电机理、测试半导体电子产品抗ESD能力以及提出器件和芯片的ESD保护方法具有重要的意义。
　　 本文依据IEEE有关ESD测试的相关标准，利用常见的电子元器件设计并制做了用于ESD测试的高压脉冲发生器。本文的核心工作是利用ALTERA公司CPLD器件作为核心控制单元、一体式行回扫变压器作为直流高压源、串联SCR作为高压开关设计并制作了一种新型的ESD静电脉冲发生器。测试结果表明，这种电压发生器可以最高产生8kV的电压脉冲，整个放电脉冲周期为150ns左右，脉冲上升时间为10-20ns，符合IEEE Std C62,38-1994的ESD人体模型标准。并且本装置可以产生预设最大999次脉冲个数。必要情况下在自动脉冲计数放电时，每次放电的时间间隔也是可调的。因为本装置的大部分原件都是常见的半导体元器件，制作方便成本较小，且易于操作。

目录

文摘

英文文摘

声明

第一章绪论

1.1研究背景及意义

1.2本论文所做的主要工作

1.3本论文各部分的主要内容

第二章静电放电(ESD)的模型分析

2.1人体放电模型(Human-Body Model，HBM)：

2.2机器放电模型(Machine Model，MM)

2.3器件充电模型(Charged-Device Model，CDM)

2.4电场感应模型(Field-Induced Model，FIM)

2.5静电放电的测试

2.5.1 Zapmaster测试

2.5.2电子枪测试

2.5.3 TLP 测试

2.6静电放电的防护

第三章新型静电放电(ESD)信号发生器的设计

3.1新型静电放电(ESD)发生器的设计思想及功能

3.2直流高低压电源

3.3高压滤波电路设计：

3.4高压放电电路设计

3.4.1电路功能介绍

3.4.2关键器件的选型

3.4.3高压放电板电路及工作原理

3.5控制电路(CPLD)的开发

3.5.1可编程逻辑电路的整体设计方案

3.5.2基于可编程逻辑器件的系统设计方法：

3.5.3程序各模块的设计

3.6电路版图设计

第四章测试结果及分析

4.1短路测试结果分析

4.2常用的电子元器件(ESD)测试结果

第五章结论与展望

5.1结论

5.2展望

附录

参考文献

致谢