适用于高速低功耗流水线ADC采样/保持电路的设计研究

摘要

流水线型ADC在具有高的采样速率的同时能够保持较高精度,成为高速高精度ADC的主流结构,被广泛应用于通信和消费电子领域。采样/保持电路是流水线ADC中的关键模块,其功耗、速度、精度和线性度将直接影响到整个ADC系统的指标。本文对采样保持电路中增益自举运算放大器和采样开关进行了优化,并在CMOS工艺下设计了一个高速低功耗采样保持电路。
　　本文在分析开关电容型采样/保持电路的基本架构和原理的基础上,对采样/保持电路中的关键模块进行了优化设计和改进。首先基于MATLAB建立了GBCA系统模型,分析了主运放和辅助运放单位增益带宽和相位裕度对建立时间的影响,并采用简单共源共栅结构来设计辅助运放以降低功耗,给出了一种适用于采样/保持电路的高速低功耗运算放大器设计方案;接着在分析栅压自举开关衬底效应对开关导通电阻的非线性度影响基础上,通过结构的改进,在标准CMOS工艺下设计了一种栅压自举开关电路,消除了MOS器件体效应的非线性影响,提高了采样开关的频谱无杂散动态范围;最后,利用0.35um CMOS工艺库设计了电容翻转型和电荷传输型两种采样/保持电路,仿真结果表明,经过优化设计的电容翻转型电路功耗只有9.2mW,为后者的56％,建立误差为80uV,在输入24.3MHz正弦波情况下,其无杂散动态范围达到了87dB,满足12bit,50Msps流水线ADC的要求。
　　本论文解决的关键技术问题主要体现在以下两个方面:
　　1)采用共源共栅结构来设计GBCA的辅助运放,提高辅助运放工作的次极点频率,优化了主运放和辅助运放单位增益带宽和相位裕度,减少了运放工作的建立时间及辅助运放带宽对其影响的敏感度,并降低了电路的功耗。
　　2)基于标准CMOS工艺采用P管来实现栅压自举开关,使开关工作时开关管的衬底可以与源极相连,消除了衬底效应,优化了电路中的开关结构,有效减小了开关的非线件和电路设计的复杂度。