超低功耗CMOS基准电压源的研究与设计

摘要

随着可穿戴电子设备以及无线传感网络的更新换代，集成电路的功耗逐渐成为制约电子产品小型化和长续航的瓶颈问题。为了适应集成电路超低功耗的趋势，越来越多基准电压源的研究和设计进入了纳瓦水平。但是，传统的基准电压源电路中，电阻往往是不可缺少的，这导致了在纳瓦电流的基准源中传统结构的可行性很低。低成本的要求使得集成电路的数字化程度逐渐加深，因此研究设计结构简单，占用面积小，可使用标准数字CMOS技术实现的超低功耗基准电压源具有重要的意义。
　　本文在首先分析了国内外在低功耗基准电源方面的研究进展及趋势，指出本文基准源的研究内容以及期望达到的设计指标。本文设计的超低功耗基准电压源基于MOSFET亚阈值区的特性，MOSFET阈值电压是重点分析和考虑的因素。从物理结构和能带角度综合分析了亚阈值区MOSFET的原理及特点，讨论了影响MOS管阈值电压大小的因素，分析了亚阈值管的部分电流电压特性。阐述了设计全MOSFET超低功耗基准电压源的设计思路，给出了基本构架。
　　在理论研究和分析的基础上，基于0.18um标准CMOS工艺，首先设计了一种全MOSFET结构的超低功耗基准电压源，性能基本达到指标要求。从理论和仿真两方面分析了影响基准输出特性的因素，并设计了改进型的超低功耗基准电压源电路，利用Cadence Spectre完成电路仿真并完成版图设计。本文设计的超低功耗基准电压源的优势以及创新之处在于：实现了超低的电路功耗，在1.2V电源电压下，输出电压为560mV时，电路的总功耗约为127nW；设计了一种结构新颖的纳安电流偏置电路，提高了电路的电源抑制比，低频下前仿真PSRR达到了-80dB以上，版图后仿真PSRR为-64dB；实现了无电阻，无双极型晶体管的全MOSFET结构，占用面积小，仅为158um*71um；工艺简单，与数字CMOS工艺兼容，节省生产制造成本。

目录

1 绪 论

1.1研究背景及意义

1.2研究历史及现状

1.3研究内容

1.4论文结构与安排

2 亚阈值区MOS基准电压源理论分析

2.1 MOSFET亚阈值区特性分析

2.2 CMOS基准电压源基本原理

2.3 CMOS基准源主要性能指标

2.4超低功耗电压基准的设计思路

2.5本章小结

3 全MOS超低功耗基准电压源设计

3.1电路结构设计

3.2电路仿真分析

3.3本章小结

4 基准电路的改进与优化

4.1电路结构设计

4.2整体电路仿真分析

4.3 本章小结

5 版图设计及后仿真

5.1版图设计规则

5.2 MOS管的匹配

5.3 低功耗基准电压源版图

5.4 电路后仿真

5.5 本章小结

6 总结与展望

6.1 总结

6.2 展望

致谢

参考文献

附录

A．作者在攻读学位期间发表的论文目录：

B．式3.14的求导及近似