一种基于CMOS工艺的提高速采样/保持电路的设计

摘要

A/D转换器是模拟世界与数字处理系统之间的接口。随着微电子技术的飞速发展，ADC对高速和高精度两方面的性能要求越来越高，这使模拟IC的设计者将要面对更多的设计难题，对模拟IC设计提出了更高的要求，业界对于超高速ADC的研究也越来越重视。
　　 采样/保持电路是处于A/D转换器最前端的核心器件，因此，采样保持电路的性能直接将影响到ADC的整体性能，业界对它的研究也一直倍加重视。
　　 本文首先简单的介绍了采样保持电路设计的相关课题背景和国内外的研究现状，引出本文的设计目标；其次介绍了ADC的相关原理和性能参数要求，并比较了几种常用高速ADC的结构；接着分析了MOS开关，噪声等非理想因素对采样保持电路的影响，在参考国内外现有设计的基础上，结合实际情况，根据等效模型推导出开关电容系统传输函数，噪声传输函数，并用MATLAB对电路模型进行了仿真。分析了开关对SH的影响，并提出解决方案。在系统的关键信号通路应用电压自举模拟开关代替传统CMOS开关，降低SH的非线性。
　　 在上面的分析和研究的基础上，本设计基于0.18μmCMOS工艺，使用CadenceSpectre开发环境进行仿真，设计了一个8bits1.5GSPS采样保持电路。在1.5GSPS的采样频率下，采用相干采样，输入为1VPP该采样/保持电路的SFDR达到55.63dB，THD为-53.93dB，对应于8bits的分辨率。采用的电源电压为1.8V，仿真结果表明该电路达到了预期设定的指标，可用于8bits1.5GSPS的超高速ADC之中。