Dept. of Electr. Comput. Eng., Univ. of Waterloo, Waterloo, ON;
CMOS integrated circuits; flip-flops; timing circuits; CMOS technology; STMicroelectronics; flip-flop delay; flip-flops circuits; gate sizing algorithms; power overhead; power-delay product; process variations; sense amplifier; size 65 nm; timing yield improvement; transmission-gate master-slave flip flop; Timing yield; statistical gate sizing;
机译:动态触发器转换:一种可借以改善低功率数字电路性能变化的时间借用方法
机译:纳米CMOS触发器的变化:第一部分-工艺变化对时序的影响
机译:工艺变化和老化对触发器寿命可靠性的影响:比较分析
机译:触发器电路工艺变化的定时收益率改善的比较分析
机译:工艺变化下的电路时序和泄漏功率分析。
机译:序列的元数据驱动比较分析工具(meta-CATS):一种用于识别与病毒属性相关的重要序列变异的自动化过程
机译:工艺变化下数字集成电路时序分析研究