Department of Mechanical Engineering CSUFresno, Fresno CA 93720;
机译:降低芯片测试成本:设计用于可测试性的VLSI电路是降低确保高芯片可靠性的相对成本的最有效方法
机译:基于图的纳米级VLSI逻辑电路可靠性分析方法
机译:芯片通过光子集成电路芯片通信:光学VLSI的新范式
机译:基于现场故障的SMD集成电路通用可靠性预测模型
机译:考虑空间和时间可靠性下降的纳米级VLSI电路的分析和设计。
机译:捷克综合姑息结果量表的心理计量学性质:可靠性和内容效度分析
机译:VLSI-SoC:纳米级时代的片上系统–设计,验证和可靠性:第24届IFIP WG 10.5 / IEEE超大规模集成国际会议,VLSI-SoC 2016,爱沙尼亚塔林,2016年9月26日至28日,修订论文
机译:用于低分辨率累加器芯片的超大规模集成(VLsI)电路芯片布局