School of Electrical and Computer Engineering, Purdue University, IN 47907, USA;
机译:使用250nm Cmos技术在PLL系统中实现1.8 Ghz-2.4 Ghz完全可编程分频器和双模预分频器,以在PLL系统中实现高速频率工作
机译:采用0.35μmCMOS技术的下拉晶体管的新型双模2.8 GHz 127/128分频器
机译:采用0.35-μmCMOS技术的双模127/128 FOM增强型预分频器设计
机译:14.1-GHz双模压块在130nm CMOS技术中使用顺序含义逻辑单元格
机译:采用0.18μmCMOS技术的电流模式逻辑锁存器和预分频器设计优化。
机译:用于神经科学和基于细胞的生物传感器的多电极阵列中的CMOS集成电路技术的商业化
机译:CmOs双模预分频器设计,适用于RF频率合成器应用。