Dept. of Electr. Eng., Arizona State Univ., Tempe, AZ;
机译:标准单元VLSI电路设计的时序和区域优化
机译:基于电压的漏电流计算方案及其在纳米MOSFET和FinFET标准单元设计中的应用
机译:时序产量约束优化的时序产量松弛及其在统计泄漏最小化中的应用
机译:莲花:在时序不确定性下针对标准单元设计的泄漏优化
机译:标准单元布局的拥塞和时序优化。
机译:用于基于模型的实验设计的激励的有效优化以解决动态不确定性
机译:用于标准单元设计的定时驱动放置算法
机译:猜测下一场战争的正确性:精简,汇集和正确的时机强制设计决策,以应对不确定的环境。