Dept. of Electrical and Computer Engineering, University of Colorado, Colorado Springs, CO;
机译:减少相关性以提高扫描路径设计中延迟故障的覆盖率
机译:可扩展的扫描路径测试点插入技术,可增强标准扫描设计的延迟故障覆盖率
机译:可测试性设计,可完全覆盖标准全扫描电路中的延迟故障
机译:减少相关性的扫描路径设计,以改善延迟故障覆盖率
机译:通过基于断言的验证和故障注入对集成电路设计进行故障覆盖分析。
机译:时滞随机系统的事件触发容错控制设计
机译:可扩展的扫描路径测试点插入技术,可增强标准扫描设计的延迟故障覆盖率
机译:第2阶段 - 改进工作区设计指南和增强的工作区旅行延误模型。第一部分:数字计算机仿真模型的发展。第二部分:导流分析的基线自由流动测量。第三部分:设计的发展