Algorithms; Design; Asynchronous logic; Low power; Multiplier; Booth's algorithm; Benchmark;
机译:低功耗低区域异步迭代乘法器设计
机译:使用互补的通过晶体管异步绝热逻辑的低功耗乘法器设计
机译:采用全自动便携式设计方法设计超低功耗多级AC / DC电压整流器和乘法器
机译:低功耗异步乘法器的设计
机译:使用碳纳米管技术的高速低功耗模2(n)+1乘法器设计。
机译:一种用于前庭假体的低功耗时分多路复用矢量矩阵乘法器
机译:低功耗低区域异步迭代乘法器设计