Combinational logic circuits; CMOS; Power consumption; Toggle rate;
机译:单位门延迟模型CMOS电路的基于逻辑图片的动态功率估计
机译:单位门延迟模型CMOS电路的基于逻辑图片的动态功率估计
机译:数字CMOS电路中平均功率的最小二乘估计
机译:使用逻辑图片的数字CMOS电路的平均和最大功耗
机译:CMOS数字电路的准确功率估计及其在低功率数字逻辑合成中的应用。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:单位栅极延迟模型CMOS电路的基于逻辑图片的动态功率估计