Layout; Stress; Transistors; Logic gates; SPICE; Standards; Silicon germanium;
机译:使用自动单元布局生成器进行设计技术协同优化的设计规则评估框架
机译:定向自组装光刻技术的设计技术协同优化评估:定向自组装设计还是设计定向自组装?
机译:采用1V 90nm标准RF CMOS技术的手持式设备的自适应LNA设计:从电路分析到布局
机译:设计/技术共同优化14nm UTBB-FDSOI CMOS中的应变引起的布局效应:连续RX设计的实现和评估
机译:纳米IC中极为规则设计的织物的电路布局共同优化。
机译:使用I3T25 CMOS技术开发的有源元件设计信号发生器用于单路IC封装实现照度到频率的转换
机译:同行评审:使用Cmos技术0.35微米的布局设计和模拟模拟神经网络电路
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法