首页> 外文OA文献 >Peer Review: Layout Design and Simulation Analog Neural Network Circuit Using Cmos Technology 0.35 Micron

【2h】

Peer Review: Layout Design and Simulation Analog Neural Network Circuit Using Cmos Technology 0.35 Micron

机译：同行评审：使用Cmos技术0.35微米的布局设计和模拟模拟神经网络电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Kurniawan Robby; Heruseto Brahmantyo; Prasetyo Eri; Affandi Hamzah;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Analog Programmable Distance Calculation Circuit for Winner Takes All Neural Network Realized in the CMOS Technology [J] . Talaska Tomasz, Kolasa Marta, Dlugosz Rafal, Neural Networks and Learning Systems, IEEE Transactions on . 2016,第3期

机译：获奖者的模拟可编程距离计算电路采用CMOS技术实现的所有神经网络
2. Low-power analog circuits for large-scale CMOS implementation of oscillatory neural networks [J] . Tetsuya Asai, Hiromu Kato, Yoshihito Amemiya 電子情報通信学会技術研究報告. ニュ-ロコンピュ-ティング. Neurocomputing . 2000,第687期

机译：用于大型CMOS实现振荡神经网络的低功耗模拟电路
3. Low-power analog circuits for large-scale CMOS implementation of oscillatory neural networks [J] . Tetsuya Asai, Hiromu Kato, Yoshihito Amemiya 電子情報通信学会技術研究報告. ニュ-ロコンピュ-ティング. Neurocomputing . 2000,第687期

机译：用于大型CMOS实现振荡神经网络的低功耗模拟电路
4. The synthesis of counter circuit layout design based on CMOS technology 0.35 μm [C] . Hendri Dwi Putra, Swelandiah Endah Pratiwi, Winarsih, International Conference on Informatics and Computing . 2017

机译：基于CMOS技术0.35μm的计数器电路布局设计的综合
5. Design of an RF wideband low-noise amplifier using 0.35 micron CMOS technology. [D] . Tang, Yan. 2002

机译：使用0.35微米CMOS技术的RF宽带低噪声放大器的设计。
6. Modeling and Experimental Demonstration of a Hopfield Network Analog-to-Digital Converter with Hybrid CMOS/Memristor Circuits [O] . Xinjie Guo, Farnood Merrikh-Bayat, Ligang Gao, 2015

机译：具有混合CMOS /忆阻器电路的Hopfield网络模数转换器的建模和实验演示
7. Design Of Neural Network Circuit Inside High Speed Camera Using Analog CMOS 0.35 μm Technology [O] . Brahmantyo Heruseto, Yulisdin Mukhlis, Eri Prasetyo, 2013

机译：基于模拟CMOS 0.35μm技术的高速相机内部神经网络电路设计

Peer Review: Layout Design and Simulation Analog Neural Network Circuit Using Cmos Technology 0.35 Micron

著录项

引文网络

相似文献

相关主题

期刊订阅