Domino logic; Deep Submicron; Transistor staking; DOIND; PDP; EDP; Precharge; Evaluation;
机译:做的:减少纳米级多米诺骨牌逻辑电路泄漏的技术
机译:用于纳米级CMOS电路的PVT变化感知低泄漏INDEP方法
机译:双阈值电压和睡眠开关双阈值电压Domino逻辑电路泄漏减少方法
机译:PVT变化意识到纳米级Domino逻辑电路的低泄漏DOIND方法
机译:多米诺骨牌CMOS电路中的电荷共享和泄漏减少
机译:低VDD场景PVT-AWARE STT-MRAM传感电路的研究
机译:Nave逻辑电路NBTI感知设计的优化方法:errata