Layout vs. Schematic Check fur integrierte elektronisch-photonische Schaltkreise in photonischer BiCMOS-Technologie

摘要

Es wird ein Ansatz prasentiert, der den zuverlassigen Layout vs. Schematic Check von elektronischen, photonischen und elektro-photonischen integrierten Schaltkreisen ermoglicht, mit dem Ziel Designfehler bereits vor der Herstellung der Schaltung zu vermeiden. Dieser Ansatz wird anhand eines integrierten elektronisch-photonischen Transmittersystems in photonischer BiCMOS-Technologie demonstriert.