VLSI; circuit CAD; clocks; integrated circuit design; network routing; parallel algorithms; VLSI systems; design-flow; parallel algorithm; parallel computing; parallel processing; parallel synthesis; zero skew differential clock distribution networks; zero-skew clock routing;
机译:利用非零本地化时钟偏斜来综合时钟分配网络的设计方法
机译:综合利用非零局部时钟偏斜的时钟分配网络的设计方法
机译:使用时钟分配网络的低功率时钟树综合分析
机译:零偏斜差分时钟分配网络并行合成的方法
机译:关于差分时钟分配网络的设计与综合。
机译:无线网络中时钟偏差和接收窗口选择的能量最小化算法
机译:采用salphasic原理的高效,零偏,集成时钟分配网络