Adders; Generators; Conferences; Table lookup; Algorithm design and analysis; Signal processing algorithms;
机译:使用Radix-2修改的Booth算法和使用Verilog的SPST加法器有效实现16位乘法累加器
机译:使用完整加法器和基于可逆逻辑的进位跳过块的高效进位跳过加法器设计
机译:基于低功耗和区域高效的半加法器选择加法器设计使用常见的布尔逻辑进行处理元素
机译:基于sklansky加法器的高效区域修改展位加法器
机译:量子点元胞自动机中的64位面积有效二进制加法器。
机译:量子点元胞自动机中高效全加器的设计
机译:使用Wallace结构和高效进位选择加法器的修改的Booth乘数