高周波ディジタル制御方式DC-DC コンバータのための高分解能DPWM 信号生成回路の基礎検討

摘要

本論文では，DPWM 信号発生器の分解能に関する問題の解決策として，高周波ディジタル制御方式DC-DC コンバータのための高分解能DPWM 回路についての基礎検討を行った。まず，提案方式を図と数式で説明し，その動作原理を明らかにした。そしてスイッチング周波数の高周波化を見据えた提案方式の基礎検討として，スイッチング周波数が100 kHz である場合のディジタル制御方式DC-DC コンバータでその有効性を検証した。提案方式は，DPWM 信号の分解能を簡単な回路で3 ビット向上させ，約9.8 ns としたが，D-A 変換器のビット数に応じてさらに高分解能を実現することも可能である。また，提案方式の静的特性から出力電圧をより細かく制御できることも確認した。最後に，シミュレーション結果に対応して，提案方式を試作し，実験で動作確認を行った。この結果から従来のDPWM 信号生成器では10ビットの分解能を得るためにクロック信号の周波数が102.4 MHz 必要であったのに対して，提案方式ではその1 / 8の12.8 MHz のクロック信号を用いて10 ビットの分解能のDPWM 信号を実現できた。したがって，提案方式は，高周波スイッチング電源へのディジタル制御の実現に寄与することが期待される。また，CMOS 構造を用いたディジタルコントローラの低消費電力化と同様に，回路素子や基板を安価にすることができる。