Nano-circuits; P-type logic; Pass-transistor adiabatic logic with NMOS pull-down configuration; Leakage reduction;
机译:带有互补传递晶体管逻辑电路的时钟绝热逻辑的近阈值计算
机译:使用FinFET的Domino逻辑电路中的ONOFIC上拉方法可降低亚阈值泄漏
机译:Domino逻辑电路的ONOFIC上拉方法,使用FINFET进行亚阈值泄漏减少
机译:使用PMOS上拉配置的通晶体管绝热逻辑泄漏降低P型逻辑电路
机译:使用4T DRAM单元的绝热逻辑栅极电路性能分析
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:通过绝热逻辑电路的时钟电源减少栅极泄漏