3D ICs; buffer; floorplanning; interlayer via;
机译:同时考虑模块插入确定模块布局和全局路径的布局规划方法
机译:同时考虑模块插入确定模块布局和全局路径的布局规划方法
机译:考虑缓冲区插入的模块放置和全局路由的地板静置方法
机译:通过3D平面规划同时进行缓冲区和中间层
机译:通过集群在3D IC平面上进行动态通硅,用于早期性能优化
机译:将3D MR光谱法集成到胶质母细胞瘤IMRT剂量涂画的治疗计划系统中并同时集成
机译:同时进行平面规划和缓冲区规划