机译:具有基于存储的块并行处理的基于HMM的识别系统的输出概率计算和维特比记分器的快速VLSI架构
机译:具有基于存储的块并行处理的基于HMM的识别系统的输出概率计算和维特比记分器的快速VLSI架构
机译:具有多个基于快速存储的块并行处理的VLSI架构,可在基于HMM的孤立单词识别中实现输出概率和似然分数计算
机译:基于HMM的识别系统的输出概率计算的快速和记忆高效的VLSI架构
机译:使用实时计算的低密度奇偶校验解码器的面积和节能VLSI架构。
机译:使用通用Hebbian算法的高效多通道Spike排序VLSI架构
机译:一种基于存储基于存储的块的识别系统的输出概率计算的VLSI体系结构
机译:用于Toeplitz系统解决方案的高效收缩阵列:VLsI(超大型系统集成)中收缩结构构建方法的示意图