VSR; 10Gb/s; Parallel optical communication system; Verilog HDL; VCSEL;
机译:Verilog HDL中的8位流水线微处理器的实现
机译:GCC2Verilog编译器工具集,用于将C编程语言完全转换为Verilog HDL
机译:GCC2Verilog编译器工具集,用于将C编程语言完全转换为Verilog HDL
机译:并行10GB / S VSR系统的提出方案及其Verilog HDL实现
机译:使用Verilog HDL的管道FFT架构实现。
机译:不断开发用于生物系统中静电的并行计算的方案:在DelPhi中的实现
机译:多层系统中过滤问题差异方案的平行实现
机译:用实现理论识别多变量动态系统的Gauss-markov逼近方法:一种显式方法