VLSI; innovation management; integrated circuit design; integrated circuit manufacture; nanotechnology; 45 nm; VLSI design; architecture innovation; design field; design tool; device characteristics; manufacturing field; power dissipation; process technology; signal i;
机译:耦合对导线延迟的影响。深亚微米VLSI设计面临的挑战
机译:可靠性设计:VLSI面临的主要挑战
机译:VLSI系统设计的数量:设计框架和系统套件有望简化基于VLSI的系统的开发
机译:100nm以下VLSI设计的挑战与创新
机译:具有时序关键性挑战的路由的VLSI设计优化
机译:分子靶向药物和癌症免疫疗法一期剂量寻找设计的挑战和创新
机译:低于100nm微型化技术的VLSI静态RAM的低电压操作和高集成度设计技术的基础研究