Referat dotyczy metod projektowania i realizacji w strukturach ukladow programowalnych wielosegmentowych linii opozniajacych. Autorzy przedstawiaja niestandardowy sposob wykorzystania struktur ukladow programowalnych w celu uzyskania wielosegmentowych linii opozniajacych o malym opoznieniu pojedynczego segmentu. W referacie opisano wielosegmentowe linie opozniajace implementowane w strukturach ukladow CPLD typu FLEX oraz FPGA typu VIRTEX. Przedstawiono sposob realizacji w strukturze ukladu FLEX 10KE szesnastosegmentowych linii opozniajacej o opoznieniach pojedynczego segmentu: 1,0 ns oraz 500 ps. Pokazano rowniez sposob realizacji w strukturze ukladu VIRTEX trzydziestodwusegmentowej linii opozniajacej wraz z rejestrem o opoznieniu pojedynczego segmentu 500 ps. W referacie przedstawiono wyniki pomiarow zaleznosci czasowych dla prezentowanych linii opozniajacych, przedyskutowano czynniki wplywajace na liniowosc charakterystyki linii opozniajacych oraz fluktuacje fazowe sygnalu wyjsciowego.
展开▼