boundary scan testing; integrated circuit testing; logic testing; system-on-chip; scan power minimization; stimulus; response transformations; scan-based cores; test power; switching activity; shift cycles; SOC designers; parallelism; power thresholds; SOC cores; SOC test application time; scan chain modification technique; logic gates; data transformations; matrix band algebra;
机译:在行为水平上考虑可测试性:在时间和区域限制下使用转换使部分扫描成本最小化
机译:刺激现金以获得“变革”力量
机译:基于未指定的测试多维数据集的扫描单元重新排序以最小化扫描移位功率
机译:通过刺激和响应转换使扫描功率最小化
机译:刺激设置位置对正交刺激-反应相容性的影响。
机译:虹膜调节过程中虹吸反应的转化表明原始刺激-反应关联的模型。
机译:扫描锁存器分区为多个扫描链,以实现全扫描时序电路中的功耗最小化