adders; parity check codes; CAD; logic gates; carry logic; self checking sum bit; self checking carry select adder; ripple adders; NAND gate delay; parity; XOR; exclusive OR; CAD tool; computer aided design; EUROCHIP project; 64 bit carry select adder; error detection; 64 bit;
机译:关于“基于两轨编码的自检进位加法器设计”的评论
机译:基于两轨编码的自检进位加法器设计
机译:使用单个纹波进位加法器的进位选择加法器
机译:一种新的自校验和位重复进位选择加法器
机译:使用推测性Han-Carlson并行前缀加法器实现的高速进位跳过加法器。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:一种新的自检和位复制进位选择加法器
机译:一个完全自我检查加法器的研究