decision diagrams; Boolean functions; formal verification; decision diagram; multiple output binary functions; multiple valued functions; bits combination; word level circuits; memory saving; formal verification;
机译:基于共享多终端多值决策图的多输出函数的时分复用实现
机译:比较逻辑函数的两级和有序二进制决策图表示形式
机译:用决策图表示平维伦金-克雷森森谱的多值函数
机译:MODD:用于多个输出二进制函数的新决策图和表示
机译:基于二进制决策图包的多值决策图的设计和实现。
机译:感知分类过程中任务难度和决策的神经表示:时序图
机译:使用决策图评估多输出逻辑功能