circuit optimisation; shift registers; transistors; flip-flops; sensitivity analysis; circuit tuning; timing circuits; clocks; timing correction; timing optimization; adaptive delay sequential elements; registers; floating gate transistors; clock delays; system architecture; nonadaptive flipflops; voltage sensitivity; temperature sensitivity; transistors; circuit tuning; clocks;
机译:自整定自适应延迟顺序元素
机译:自适应延迟序列元素的设计与应用
机译:自适应延迟序列元素的设计与应用
机译:自适应延迟顺序元素的时序校正和优化
机译:系统范围的交叉路口信号定时优化同时最小化了车辆和行人的延迟。
机译:贝叶斯自适应模型选择用于优化组序贯临床试验
机译:自适应延迟时序元素的时序校正与优化
机译:多相序逻辑的时序优化。