Full Adders; CMOS; High-speed;
机译:使用GDI结构和混合CMOS逻辑样式设计两个低功耗全加法器单元
机译:使用GDI结构和混合CMOS逻辑样式设计两个低功耗全加法器单元
机译:采用混合CMOS逻辑样式的用于深亚微米设计的稳健,节能全加器设计
机译:新的高速CMOS全镜设计风格的加法器单元
机译:32位Brent Kung加法器(CMOS逻辑)的布局设计
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:使用混合CMOS逻辑件的快速加速器电路的设计与优化