首页> 外文会议>International Symposium on Defect and Fault-Tolerance in VLSI Systems >Hierarchical Fault Compatibility Identification for Test Generation with a Small Number of Specified Bits
【24h】

Hierarchical Fault Compatibility Identification for Test Generation with a Small Number of Specified Bits

机译:具有少量指定位的测试生成的分层故障兼容性识别

获取原文

摘要

Identification of bits that do not necessarily have to be specified in a test set can be beneficial to a number of applications, including low power test, test set encoding and embedding, and test set enriching with n-detect or other fault types properties. This work presents a new method for generating tests containing only a small number of specified bits, while keeping the number of total tests small. The method relies on finding a large number of faults that can be detected by a single test (compatible faults) with a small number of specified bits.
机译:不一定在测试集中指定的比特的识别可能有利于许多应用程序,包括低功耗测试,测试集编码和嵌入,以及使用N检测或其他故障类型属性的测试集。这项工作提出了一种生成仅包含少量指定位的测试的新方法,同时保持总测试的数量。该方法依赖于查找大量故障,该故障可以通过具有少量指定位的单个测试(兼容故障)来检测。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号